资料介绍
VHDL语言入门教程3 VHDL语言
VHDL: VHSIC Hardware Description Language.
3.1 VHDL语言基础
3.2 VHDL基本结构
3.3 VHDL语句
3.4 状态机在VHDL中的实现
3.5 常用电路VHDL程序
3.6 VHDL仿真
3.7 VHDL综合
HDL----Hardware Description Language
一种用于描述数字电路的功能或行为的语言。目的是提为电路设计效率，缩
短设计周期，减小设计成本，可在芯片制造前进行有效的仿真和错误检测。
优点：
HDL设计的电路能获得非常抽象级的描述。如基于RTL(Register Transfer
Level)描述的IC，可用于不同的工艺。
HDL设计的电路，在设计的前期，就可以完成电路的功能级的验证。
HDL设计的电路类似于计算机编程。
常用的HDL语言：VHDL 、Verilog HDL
VHDL 概述：
VHDL VHSIC Hardwarter Description Language
VHSIC Very High speed integrated circuit
VHDL是美国国防部在20世纪80年代初为实现其高速集成电路
硬件VHSIC计划提出的描述语言;
IEEE从1986年开始致力于VHDL标准化工作，融合了其它
ASIC芯片制造商开发的硬件描述语言的优点，于93年形成了标
准版本（IEEE.std_1164）。
1995年，我国国家技术监督局推荐VHDL做为电子设计自动化
硬件描述语言的国家标准。
VHD
我要上传