问题描述及复现步骤:PCIE通常采用Common REFCLK Rx Architecture (CC):
PCIE Separate Refclk Architecture:
请问3588Q pcie3.0 RC和EP端是否支持采用独立的REFCLK时钟。如果支持,有没有特殊要注意的地方。
我们根据rk原厂的硬件设计要求是要使用同一时钟源的,Separate Refclk Architecture 的时钟架构模式并没有使用过
好的,谢谢。设计时把Separate Refclk 和 Common Refclk都加上(FPGA MGT两路时钟输入),看看Separate Refclk的具体效果。如果不行,转为Common Refclk工作。
感谢楼主的分享,很实用了。
感谢楼主的分享