新闻中心

EEPW首页 > EDA/PCB > 设计应用 > Hummingbird加密算法的硬件架构设计

Hummingbird加密算法的硬件架构设计

作者: 时间:2013-08-06 来源:网络 收藏

1.3 块加密过程
采用4个相同的块加密模块,每个块加密过程均是16 bit,密钥为64 bit。其过程如图2所示。块加密过程中的S—Box如下表所示。当中的线性变换过程定义如下
L(m)=m⊕(m×6)⊕(m×10) (1)

本文引用地址://www.cghlg.com/article/189549.htm

c.JPG



2 算法的FPGA架构实现
由于是一种轻型,主要针对资源受限的平台和应用场合,因此,提出了一种资源使用较少的FPGA架构。

b.JPG


首先,对于块加密过程,用4个时钟周期来完成4轮的块加密,由于每轮加密过程的密钥均不同,因此需要一个选择器来选择正确的密钥,块加密过程的FPGA架构如图3所示。

d.JPG



评论


相关推荐

技术专区

关闭